设计工具
内存

DDR5 与第 4 代 AMD EPYC™ 处理器相结合,为数据中心提供下一代性能

Brian Drake | 2022 年 11 月

DDR5 与第 4 代 AMD EPYC™ 处理器相结合,为数据中心提供下一代性能

今天,随着基于 EPYC™ 9004 系列处理器的平台推出,数据中心的发展迎来了激动人心的时刻。通过使用下一代内存,数据中心平台的部署取得了持续进步,美光对此振奋不已。随着第 4 代 AMD EPYC 处理器的推出,每个插槽可提供多达 96 个 CPU 内核和 12 个内存通道,这两项指标比上一代 AMD 提高了 50%。AMD 下一代平台中引入的另一个重要升级是过渡到 DDR5 内存,使得该平台能够充分满足当今以数据为中心的工作负载在性能和效率方面的需求。凭借 12 个可用内存通道,在 4800MT/s 的初始数据速率下,理论带宽可高达 460GB 4800MT/s。

AMD EPYC 产品管理企业副总裁 Ram Peddibhotla 表示:“第四代 AMD EPYC 处理器再一次为现代数据中心的工作负载性能设定了新标杆,同时提供卓越的能源效率。第四代 AMD EPYC 处理器将缩短实现价值的时间、降低总拥有成本并帮助企业实现可持续发展目标,从而彻底改变客户的数据中心运营。”

利用数据获取洞察力

众所周知,企业需要每时每刻捕获数量不断增长的数据并从中获取洞察力。医疗保健、智能制造、研发和自动驾驶等 AI 驱动的应用无不依赖于海量数据。从不同来源的大量数据中提取洞察需要在高性能服务器上运行复杂的算法,而且需要在计算、存储和可扩展内存带宽之间保持平衡。

十多年来,服务器不断地在 CPU 中搭载越来越多的处理核心,而内存架构却丝毫不变,这导致性能不平衡。随之而来的便是每个 CPU 内核的内存带宽一直在减少,而内存最终也就成为了当前数据中心架构的瓶颈。服务器架构必须解决这种不平衡问题,以便处理器能够轻松访问内存中的大量数据,从而提高运行效率。

进入 DDR5 时代

随着第四代 AMD EPYC 处理器平台的推出,底层服务器架构解决了这种不平衡问题,而美光的 DDR5 技术在其中发挥了颠覆性的作用。DDR5 专为数据中心设计,采用更高的数据速率、双倍内存组、双倍内存、双倍突发长度和经过改进的刷新系统,因此能够提供比 DDR4 更高的有效带宽和总线效率。除了这些改进之外,DDR5 还支持每个模块拥有两个独立通道,相当于将系统中的可用内存通道翻倍。这些增强功能将推动计算性能和效率的改进,使 DDR5 在推出时相比 DDR4 大约能实现两倍的内存性能提升,以处理诸如 AI 训练、内存数据库和复杂可视化等数据密集型工作负载。

DDR5 不仅显著改善了可用带宽,而且确保能够持续地进行可靠扩展以满足数据中心或企业服务器日益增长的密度要求。DDR5 优化了核心 DRAM 时序以实现更高密度的单芯片设备(高达 64Gb),并添加了带错误检查和擦除功能的片上纠错技术,以进一步提高数据完整性并消除系统本身的一些负担。

有关这些 DDR5 功能的更多详细信息,请参阅 Micron.com 上发布的技术简介:美光® DDR5 SDRAM:新功能,Micron® DDR5:主要模块功能。

推动生态系统发展

随着 CPU、内存和 I/O 技术一起同步发展,生态系统需要通过协作来确保所有系统组件皆准备就绪,这一点至关重要。美光一直在努力帮助其他市场领导者为 DDR5 做好准备。通过美光的技术支持计划(TEP),CPU 和 ASIC 设计师、系统架构师和设计师、OEM、集成商、分销商以及早期企业和数据中心客户可以查阅我们的关键设计规范、模型、文档和示例。这些资源不仅限于美光的产品和资源,还可以提供接触其他生态系统合作伙的机会,以获取芯片和系统级设计方面的帮助。有关更多信息,请访问我们的生态系统门户

利用下一代内存获取洞察力

随着数据日益被视为关键资产,数据的收集、存储和解释对企业来说变得越来越重要。全球各行业都在利用数据获取洞察力和推动创新。DDR5 可以提高数据处理的速度和效率。在数据中心引入 DDR5 恰逢其时,因为目前的预测显示,到 2025 年,全球创建的数据量将翻一番以上,达到惊人的 180 泽字节。1我们很荣幸能够支持 AMD 推出他们的第 4 代新平台,带动 DDR5 在数据中心的采用。

为满足数据中心工作负载日益增长的需求,美光将继续推动数据中心生态系统支持 DDR5 的过渡及其未来的发展。在当今以数据为中心的世界,工作负载的数据密集度越来越强,算法的复杂性也不断演变,因此我们正在通过不断创新来满足不断变化的内存需求。在我们迎接这个新世界的途中,美光将继续作为一家专注而可贵的合作伙伴,为当今的数据中心提供 DDR5,并与合作伙伴携手应对未来的挑战。

若要了解更多信息,请访问 www.micron.com/ddr5

1来源:IDC,全球数据圈,2021 年 3 月

Senior Manager, Business Development, Cloud

Brian Drake

Brian leverages 17 years of DRAM expertise to lead strategy development in the Data Center segment with a focus on enabling DDR5 solutions for hyperscale customers. Before moving to his current role within Micron Brian spent 6 years in Product Engineering where his time was split between leading and/or contributing to teams responsible for developing, enabling, and maintaining DRAM products. Four years prior to joining Micron, he held roles within Infineon and Qimonda as a DRAM test program engineer.